Bài giảng Thiết kế mạch logic và analog

hiển thị số 0 cuối cựng Vớ dụ: Hóy xem một ứng dụng của mạch giải mó led 7 đoạn: 57 Hỡnh 2.60. Ứng dụng mạch giải mó 74LS47  Mạch dao động tạo ra xung kớch cho mạch đếm, ta cú thể điều chỉnh chu kỡ xung để mạch đếm nhanh hay chậm  Mạch đếm tạo ra mó số đếm BCD một cỏch tự động đưa tới mạch giải mó cú thể là cho đếm lờn hay đếm xuống  Mạch giải mó sẽ giải mó BCD sang led 7 đoạn để hiển thị số đếm thập phõn Bõy giờ ta cú thể thay mạch dao động bằng 1 bộ cảm biến chẳng hạn dựng bộ thu phỏt led đặt ở cửa vào nếu mỗi lần cú 1 người vào thỡ bộ cảm biến sẽ tạo 1 xung kớch kớch cho mạch đếm. Lưu ý rằng IC 7490 là IC đếm chia 10 khụng đồng bộ mà ta sẽ học ở chương sau Như vậy với ứng dụng này ta đó cú hệ thống đếm số người vào cổng cũng cú thể đếm sản phẩm qua băng truyền, tất nhiờn chỉ hạn chế ở số người vào nhiều nhất là 9. Khi này hỡnh trờn được trỡnh bày ở dạng mạch cụ thể như sau: Hỡnh 2.61: Minh hoạ ứng dụng 74LS47 trong mạch hiển thị led 7 đoạn 2.9. Thiết kế mạch điều khiển ma trận LED 5x7 2.9.1. Cấu tạo ma trận LED 5x7 Ma trận LED 5x3 là một ma trận gồm 35 đốn LED được sắp xếp thành 7 hàng và 5 cột, cỏc đốn LED này được nối chung với nhau bởi Anot hoặc Katot. Tại mỗi giao điểm của hàng với cột là một LED đơn 58 Hỡnh2. 44: Sơ đồ cấu trỳc bờn trong ma trận LED 5x7 Catốt chung 2.9.2. Điều khiển ma trận LED 5x7 Trong phần này chỳng ta chỉ đi tỡm hiểu cỏch thức điều khiển ma trận led để hiển thị cỏc chữ cỏi, cỏc con số hoặc cỏc ký hiệu tĩnh. Trước tiờn ta xỏc định tất cả những nội dung cú thể được hiển thị trờn ma trận để xỏc định với từng nội dung hiển thị, đốn LED nào trong ma trận sẽ được sỏng và đốn nào khụng được sỏng. Từ những kết quả giải mó đú ta xỏc định được nhúm cỏc đốn LED sẽ sỏng cho một hoặc một số nội dung được hiển thị hay núi khỏc đi ta xem cú cỏc đốn nào hoạt động giống nhau thỡ nhúm thành một nhúm. Như vậy thay vỡ phải điều khiển 7x5=35 đốn LED đơn ta cú thể chỉ phải điều khiển một số lượng nhúm đốn nào đú ớt hơn nhiều. Để điều khiển được ma trận LED điều đõu tiờn cần tớnh được mó của LED. Tỳy theo mỗi loại khỏc nhau để chung ta vào hàng và cột là cỏc mức logic 0 hay 1. Nguyờn lý quột dựa vào hiện tượng lưu ảnh trờn vừng mạch và con người chỉ nhỡn được 24h/s. Tại mỗi thời điểm chỉ cú một điểm sỏng, do tần số quột nhanh nờn mắt con người cảm nhận được LED quột đồng thời. Khi muốn LED nào sang chỳng ta cần phải đưa tớn hiệu vào điều khiển cho LED đú. 59 2.3.7.3. Vớ dụ Thiết kế mạch hiện thị chữ DTVT trờn ma trận LED VT ĐT ĐT T VT V Đ T Đ V V Đ T ĐV Đ ĐV ĐT V Đ ĐV T V Đ Đ VT Đ Đ ĐTV ĐTV: Y1 ĐT: Y2 ĐV: Y3 VT: Y4 Đ: Y5 T: Y6 V: Y7 Ta cú bảng chõn lý sau: A B Y1 Y2 Y3 Y4 Y5 Y6 Y7 Đ 0 0 1 1 1 0 1 0 0 T 0 1 1 1 0 1 0 1 0 V 1 0 1 0 1 1 0 0 1 T 1 1 1 1 0 1 0 1 0 Từ bảng chõn lý ta cú được cỏc phương trỡnh của lối ra Y và cú thể vẽ được sơ đồ mạch. 60 Chương 3. Mạch tuần tự 3.1. Khỏi niệm chung Trigơ (Flip - Flop) là phần tử cơ bản nhất để từ đó chế tạo ra các mạch dãy (mạch logic có nhớ). Mạch Trigơ thuộc loại mạch không đồng bộ có hai trạng thái ổn định bền theo thời gian ứng với hai mức logic "1" và "0". Trạng thái của Trigơ có thể thay đổi khi tác động xung lên các đầu vào. Trạng thái t-ơng lai của Trigơ không những phụ thuộc vào các biến vào mà còn phụ thuộc vào trạng thái hiện tại. Khi ngừng tác động xung lên các đầu vào , trạng thái Trigơ giữ nguyên, với đặc điểm này các mạch Trigơ đ-ợc dùng để l-u trữ thông tin d-ới dạng mã nhị phân. 3.2. Cỏc loai Trigơ 3.2.1 Trigơ R-S không đồng bộ Là loại Trigơ cơ bản nhất để từ đó tạo ra các loại Trigơ khác gồm có 2 đầu vào là R, S và hai đầu ra Q, Q với: - Q: Đầu ra chính thờng đợc sử dụng. - Q : Đầu ra phụ, luôn thoả mãn Q + Q = 1 - R (Reset): Đầu vào xoá. - S (Set): Đầu vào thiết lập. ý tởng thiết kế trigơ R-S không đồng bộ theo các điều kiện sau: + Rn = Sn = 0, trạng thái của trigơ giữ nguyên  Qn+1 = Qn. + Rn = 0; Sn = 1 đầu ra trigơ nhận giá trị "1"  Qn+1 = 1. + Rn = 1; Sn = 0 đầu ra trigơ nhận giá trị "0"  Qn+1 = 0. + Rn = 1; Sn = 1 đây là trạng thái cấm , trạng thái Trigơ là không xác định, trong bảng trạng thái đợc đánh dấu bằng dấu "x". Hoạt động của trigơ R-S tuân theo bảng trạng thái nh hình vẽ. - n: Trạng thái hiện tại - n + 1: Trạng thái tơng lai. - "-": Giá trị tuỳ chọn - có thể lấy giá trị "1" hoặc "0". - x: Trạng thái cấm tại đó giá trị của hàm ra là không xác định. 61 Hỡnh 3.1: Sơ đồ mụ phỏng Bảng trạng thỏi Bảng chuyển tiếp Bảng đầu vào kích Thực hiện nhóm các ô có giá trị “1” trong bảng trạng thái (dạng tuyển) ta có: nnn1n Q.RSQ  (1) Nhóm các ô có giá trị “0” trong bảng trạng thái (dạng hội) ta có: )SQ.(RQ nnn1n  (2) Từ (1)  nnnnnn1n R.Q.SR.QSQ  (3) Từ (2)  nnnnnn1n S.Q.R)SQ(.RQ   )S.Q.(RQ nnn1n  (4) Từ (2)  )SQ(R)SQ.(RQ nnnnnn1n  (5) Từ (1)  nnnnnn1n RQSQ.RSQ  nnn1n RQSQ  (6) Từ (3) và (4), (5) và (6) cho phép ta xây dựng Trigơ RS không đồng bộ từ các phần tử NAND, các phần tử NOR hai lối vào. 62 Hỡnh 3.2: Sơ đồ Trigơ R-S dung phần tử NAND Hỡnh 3.3: Sơ đồ Trigơ R-S dựng phần tử NOR ( a ) ( b) Hỡnh 3.4: Giản đồ điện ỏp làm việc của Trigơ R-S tử NAND (a), từ NOR (b) 3.2.2. Trigơ R-S đồng bộ. Ng-ời ta muốn Trigơ chỉ phản ứng vào những thời điểm xác định, điều này đ-ợc hực hiện bằng cách đ-a thêm tới đầu vào tín hiệu phụ C đ-ợc gọi là tín hiệu đồng bộ. Khi C = "0" thì R =S =1 trạng thái Trigơ giữ nguyên còn C = "1" hoạt động của sơ đồ giống Trigơ R-S không đồng bộ nh- đã phân tích ở phần trên. 63 Hỡnh 3.5: Trigơ R-S đồng bộ 3.2.3. Trigơ D (Delay) Gồm có hai đầu vào C, Dn và hai đầu ra Qn, nQ với: - C: Biến điều khiển (xung nhịp - xung đồng bộ) - Dn: Dữ liệu vào. ý t-ởng thiết kế trigơ D tuân theo các điều kiện sau: + Khi C = 0, trạng thái của trigơ giữ nguyên  Qn+1 = Qn. + Khi C = 1, giá trị đầu ra trigơ nhận giá trị đa đến đầu vào D  Qn+1 = Dn. Hỡnh 3.6: Sơ đồ mô phỏng Bảng trạng thái Bảng chuyển tiếp Bảng đầu vào kích Thực hiện nhóm các ô có giá trị “1” trong bảng trạng thái (dạng tuyển) ta có: nnnnnnnnnn1n D.C.QD.CDCQD.CD.QC.QD.CQ        64 .D.C.C.Q.D.CD.C.C.QD.C nnnnnn  (1) Thực hiện nhóm các ô có giá trị “0” trong bảng trạng thái (dạng hội) ta có:                nnnnnnnnnnnnn nnnnnnnnnn1n D.C.Q.D.C.CD.C.Q.D.CD.CQ.DCD.CCD1Q.DC D.CC.QD.QQ.DCDQ.CQ.DCQ   .D.C.Q.D.C.CQ nnn1n   (2) Từ các biểu thức (1) và (2) ta có mạch điện của trigơ D đợc xây dựng từ các phần tử NAND hai lối vào. Hỡnh 3.7: Trigơ D xõy dựng từ phần tử NAND Hỡnh 3.8: Giản đồ xung mụ tả quỏ trỡnh hoạt động Trigơ D 3.2.4. Trigơ vạn năng J-K Gồm có 3 đầu vào C, Jn, Kn và hai đầu ra Qn, nQ với: - C: Xung đồng bộ. - Jn, Kn: Các đầu vào điều khiển. ý t-ởng thiết kế trigơ vạn năng J, K theo các điều kiện sau: + Kn = Jn = 0, trạng thái của trigơ giữ nguyên  Qn+1 = Qn. + Kn = 0; Jn = 1 đầu ra trigơ nhận giá trị "1"  Qn+1 = 1. + Kn = 1; Jn = 0 đầu ra trigơ nhận giá trị "0"  Qn+1 = 0. + Kn = 1; Jn = 1 trigơ lật trạng thái  Qn+1 = Qn . 65 Hỡnh 3.9: Sơ đồ mụ phỏng Bảng trạng thỏi Bảng chuyển tiếp Bảng đầu vào kớch Thực hiện nhóm các ô có giá trị “1” trong bảng trạng thái (dạng tuyển) ta có: nnnn1n Q.JQ.KQ  (1) Nhóm các ô có giá trị “0” trong bảng trạng thái (dạng hội) ta có: )QJ).(QK(Q nnnn1n  (2) Các biểu thức (1) hoặc (2) đ-ợc gọi là ph-ơng trình đặc tính của Trigơ vạn năng J-K Hỡnh 3.10: Sơ đồ mạch logic Trigơ J-K 66 Hỡnh 3.11: Sơ đồ xung mụ tả quỏ trỡnh làm việc Trigơ J-K 3.2.5. Trigơ đếm T Có hai đầu vào T, C, hai đầu ra Q, Q . -C: Xung đồng bộ (xung nhịp). -T: Biến điều khiển, thoả mãn yêu cầu sau: + T = "0" trạng thái Trigơ giữ nguyên  Qn+1 = Qn. + T = "1" Trigơ lật trạng thái  Qn+1 = nQ . Sơ đồ mụ phỏng Bảng trạng thỏi Bảng chuyển tiếp Bảng đầu vào kớch Từ bảng chuyển tiếp ta có: nnnn1n Q.TQ.TQ  (1) )QT).(QT(Q nnnn1n  (2) Biểu thức (1) và (2) đ-ợc gọi là ph-ơng trình đặc tính của Trigơ đếm T. Hỡnh 3.12: Sơ đồ xung mụ tả quỏ trỡnh làm việc Trigơ T 67 3.3. Thiết kế bộ đếm đồng bộ 3.3.1. Cỏc bước thiết kế bộ đếm đồng bộ - Phõn tớch yờu cầu thiết kế, vẽ giản đồ xung mụ tả - Xỏc định loại trigơ, số lượng trigơ - Lập bảng trạng thỏi của bộ đếm - Lập phương trỡnh trạng thỏi - Vẽ sơ đồ logic 3.3.2. Thiết kế bộ đếm tiến thập phõn đồng bộ • Bước 1: Vẽ giản đồ xung cho bộ đếm Hỡnh 3.18: Giản đồ xung của bộ đềm module 10 • Bước 2: Lập bảng trạng thỏi cho bộ đếm Xung vào Trạng thỏi 3Q 2Q 1Q 0Q 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 68 Hỡnh 3.19: Bảng trạng thỏi của bộ đếm module 10 • Bước 3: Lập đồ hỡnh chuyển đổi trạng thỏi Hỡnh 3.20: Đồ hỡnh chuyển đổi trạng thỏi của bộ đếm • Bước 4 : Lập mối quan hệ đầu vào theo đầu ra Xung đếm Trạng thỏi cỏc trigơ đếm Trạng thỏi cỏc hàm đầu vào kớch của trigơ Hiện tại Tiếp theo 3Q 2Q 1Q 0Q ' 3Q ' 2Q ' 1Q ' 0Q 3J 3K 2J 2K 1J 1K 0J 0K 0 0 0 0 0 0 0 0 1 0 - 0 - 0 - 1 - 1 0 0 0 1 0 0 1 0 0 - 0 - 1 - - 1 2 0 0 1 0 0 0 1 1 0 - 0 - - 0 1 - 3 0 0 1 1 0 1 0 0 1 - 1 - - 1 - 1 4 0 1 0 0 0 1 0 1 0 - - 0 0 - 1 - 5 0 1 0 1 0 1 1 0 0 - - 0 1 - - 1 6 0 1 1 0 0 1 1 1 0 - - 0 - 0 1 - 7 0 1 1 1 1 0 0 0 1 - - 1 - 1 - 1 8 1 0 0 0 1 0 0 1 - 0 0 - 0 - 1 - 9 1 0 0 1 0 0 0 0 - 1 0 - 0 - - 1 Hỡnh 3.21: Bảng trạng thỏi minh họa quỏ trỡnh làm việc của bộ đếm module 10 Bước 5: Tối giản cỏc hàm đầu vào 69 • Bước 6 : Vẽ sơ đồ mạch của bộ đếm 70 Hỡnh 3.22: Sơ đồ mạch bộ đếm module 10 3.3.3. Thiết kế bộ đếm lựi module 8 Giản đồ xung của bộ đếm 1 2 3 4 5 6 7 8 0Q 1Q 2Q Xung đếm t t t t 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 00 0 0 0 0 0 Bảng trạng thỏi của bộ đếm Xung 2Q 1Q 0Q 0 0 0 0 1 1 1 1 2 1 1 0 3 1 0 1 4 1 0 0 5 0 1 1 6 0 1 0 7 0 0 1 71 Đồ hỡnh chuyển đổi trạng thỏi của bộ đếm 000 111 110 101 100 011 010 001 Để thiết kế bộ đếm này ta dung trigơ JK. Bảng trạng thỏi hoạt động của bộ đếm Xung Đếm Trạng thỏi của trigơ đếm Trạng thỏi đầu vào kớch của trigơ đếm Hiện tại Tiếp theo 2Q 1Q 0Q ' 2Q ' 1Q ' 0Q 2K 2J 1K 1J 0K 0J 0 0 0 0 1 1 1 - 1 - 1 - 1 7 1 1 1 1 1 0 0 - 0 - 1 - 6 1 1 0 1 0 1 0 - 1 - - 1 5 1 0 1 1 0 0 0 - - 0 1 - 4 1 0 0 0 1 1 1 - - 1 - 1 3 0 1 1 0 1 0 - 0 0 - 1 - 2 0 1 0 0 0 1 - 0 1 - - 1 1 0 0 1 0 0 0 - 0 - 0 1 Tối giản hàm 00 01 11 10 0 1 2K 2Q 1Q 0Q X 0 001 x x X 00 01 11 10 0 1 2J 2Q 1Q 0Q 1 x xxx 0 0 0 2 1 0.K Q Q 2 1 0.J Q Q 72 00 01 11 10 0 1 1K 2Q 1Q 0Q 1 1 0 0 0 0xx xx 00 01 11 10 0 1 1J 2Q 1Q 0Q x x 0 0 x x01 01 1 0K Q 1 0J Q 00 01 11 10 0 1 0K 2Q 1Q 0Q x x 0 0 1 11x 1x 00 01 11 10 0 1 0J 2Q 1Q 0Q 1 1 0 0 x xx 1 x1 0 1K  0 1J  Ta cú phương trỡnh trạng thỏi bộ đếm nghich module 8 như sau: 0 1K  ; 0 1J  ; 1 0K Q ; 1 0J Q ; 2 1 0.K Q Q ; 2 1 0.J Q Q 1 J 2 K 3 Q 4 /Q 5 C 1 J 2 K 3 Q 4 /Q 5 C 1 J 2 K 3 Q 4 /Q 5 C VCC U4 AND2 1 2 3 Q1Q0 Xung vào Q2 Sơ đồ mạch logic bộ lựi đồng bộ 3.4. Bộ đếm khụng đồng bộ 3.4.1. Bộ đếm tiến Bộ đếm tiến khụng đồng bộ là bộ đếm mà ta ghộp nối tiếp cỏc trigơ với nhau , xung cần đếm được đưa vào một cỏch tuần tự tại lối vào động bộ ( cửa C ) của 73 Trigơ đầu tiờn, đầu ra của trigơ trước được nối với đầu vào đồng bộ C của trigơ tiếp theo cấp cao hơn ( iQ được nối với 1iC  ). Hỡnh 3.13: Sơ đồ bộ đếm tiến khụng đồng bộ - Xung xoá phải xuất hiện tr-ớc dãy xung đếm để thiết lập trạng thái ban đầu Q0 = Q1 = Q2 = Q3 = "0". - Để trạng thái của trigơ bất kỳ chỉ lật khi đầu ra Q của trigơ cấp thấp hơn kề nó chuyển đổi từ "1" về "0" thì các đầu vào điều khiển của các trigơ phải cùng nhận trị "1" (J=K=1). - Qua mỗi trigơ Fi thực hiện chia đôi tần số của dẫy xung vào. - Để tạo ra bộ đếm có dung l-ợng lớn ta cần tăng số trigơ (số bit) khi đó do có hiện t-ợng trễ tích luỹ giữa dãy xung vào và dãy xung ra làm giảm khả năng đếm nhanh khi số bít tăng dần, độ trễ tích luỹ chung bằng tổng độ trễ do các trigơ tạo nên. Đây cũng chính là nh-ợc điểm chính của bộ đếm nhị phân nối tiếp (không đồng bộ). . 3.4.2. Thiết kế bộ đếm lựi Giản đồ xung của bộ đếm: 74 Hỡnh 3.14: Giản đồ xung bộ đếm lựi Nguyên lý làm việc t-ơng tự nh- bộ đếm nhị phân thuận, giá trị nhị phân của bộ đếm giảm dần khi có xung đ-a tới, ở bộ đếm nhị phân ng-ợc nối tiếp mà các trigơ đ-ợc xây dựng từ các phần tử NAND ng-ời ta thực hiện nối iQ với Ci+1 Bảng trạng thỏi của bộ đếm ngược: Số xung vào Trạng thỏi trigơ đếm 3F 2F 1F 0F 0 0 0 0 0 1 1 1 1 1 2 1 1 1 0 3 1 1 0 1 75 4 1 1 0 0 5 1 0 1 1 6 1 0 1 0 7 1 0 0 1 8 1 0 0 0 9 0 1 1 1 10 0 1 1 0 11 0 1 0 1 12 0 1 0 0 13 0 0 1 1 14 0 0 1 0 15 0 0 0 1 16 0 0 0 0 Hỡnh 3.15: Bảng trạng thỏi bộ đếm Hỡnh 3.16: Sơ đồ mạch đếm lựi 3.5. Mạch đếm vũng 3.5.1 Đếm vũng Mạch đếm vũng cú cấu trỳc cơ bản là thanh ghi dịch với đường ra tầng sau cựng được đưa về đường vào tầng đầu. Hỡnh dưới là mạch đếm vũng 4 bit dựng FF D. 76 0Q 0Q 0D 1D 2D 3D1Q 2Q 3Q 1Q 2Q 3Q SET SET SET SET CLR CLR CLR CLR CLR CLK 0C 1C 2C 3CFF0 FF1 FF2 FF3 Hỡnh 3.23: Mạch đếm vũng 4 bit Nhưng để ý rằng, khi mới bật nguồn cho mạch đếm chạy, ta khụng biết bit 1 nằm ở đường ra của tầng nào. Do đú, cần phải xỏc lập dữ liệu dịch chuyển ban đầu cho bộ đếm. Ta cú thể dựng đường Pr và Cl để làm, như là đó từng dựng để đặt số đếm cho cỏc mạch đếm khỏc đó núi ở trước, giả sử trạng thỏi ban đầu là 1000 vậy ta cú thể reset tầng FF 3 để đặt Q3 mức 1, cỏc tầng khỏc thỡ xoỏ bằng clear. Giả sử ban đầu chỉ cho D0 = 1, cỏc đường vào tầng FF khỏc là 0. Bõy giờ cấp xung ck đồng bộ khi ck lờn cao, dữ liệu 1000 được dịch sang phải 1 tầng do đú Q0 = 1, cỏc đường ra khỏc là 0. Tiếp tục cho ck xuống thấp lần nữa, Q1 sẽ lờn 1, cỏc đường ra khỏc là 0. Như vậy sau 4 nhịp xung ck thỡ Q3 lờn 1 và đưa về làm D0 = 1. mạch đó thực hiện xong 1 chu trỡnh. Trạng thỏi cỏc đường ra của mạch như hỡnh sau: 0 1 2 3 4 5 6 7 8 0Q 1Q 2Q 3Q CLK Hỡnh 3.24. Dạng súng minh hoạ mạch đếm vũng Hỡnh trờn cho thấy rằng, dạng súng cỏc đường ra là súng vuụng, dịch vũng quanh, chu kỡ như nhau nhưng lệch nhau đỳng 1 chu kỡ xung vào Ck. Số đếm ra là 1, 2, 4, 8 khụng phải là số xung vào (như bảng trạng thỏi đếm phớa dưới) 77 Với 4 số đếm ra từ 4 tầng FF ta cú mạch đếm mod 4. Chỉ 4 trạng thỏi ra trong tổng số 16 trạng thỏi cú thể, điều này làm giảm hiệu quả sử dụng của mạch đếm vũng. Nhưng nú cũng cú ưu điểm nổi bật so với mạch đếm chia hệ 2 là khụng cần mạch giải mó trong cấu trỳc mạch (vỡ thường trong trạng thỏi của số đếm ra chỉ cú 1 bit 1) . 3.5.2. Đếm Johnson (đếm vũng xoắn) 0Q 0Q 0D 1D 2D 3D1Q 2Q 3Q 1Q 2Q 3Q SET SET SET SET CLR CLR CLR CLR CLR CLK 0C 1C 2C 3CFF0 FF1 FF2 FF3 Hỡnh 3.25 Mạch đếm vũng xoắn Mạch đếm Johnson cú một chỳt thay đổi so với đếm vũng ở chỗ đường ra đảo tầng cuối được đưa về đường vào tầng đầu. Hoạt động của mạch cũng giải thớch tương tự. Với n tầng FF thỡ đếm vũng xoắn cho ra 2n số đếm do đú nú cũn được coi là mạch đếm mod 2n (đếm nhị phõn cho phộp đếm với chu kỳ đếm đến 2n). Như vậy ở trờn là mạch đếm vũng xoắn 4 bit. Bảng bờn cho thấy 8 trạng thỏi đường ra và hỡnh dưới sẽ minh hoạ cho số đếm. Ta cú thể nạp trạng thỏi ban đầu cho mạch là 1000 bằng cỏch sử dụng đường Pr và Cl giống như ở trờn. Dạng súng cỏc đường ra cũng giống như trờn, hơn thế nữa, nú cũn đối xứng giữa mức thấp với mức cao trong từng chu kỡ 78 0 1 2 3 4 5 6 7 8 0Q 1Q 2Q 3Q CLK 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Hỡnh 3.26: Dạng súng mạch đếm vũng xoắn 3.6. Bộ ghi dịch 3.6.1. Giới thiệu Ở phần trước ta đó được biết đến cỏc loại FF. Chỳng đều cú thể lưu trữ (nhớ 1 bit) và chỉ khi cú xung đồng bộ thỡ bit đú mới truyền tới đường ra (đảo hay khụng đảo). Bõy giờ nếu ta mắc nhiều FF nối tiếp lại với nhau thỡ sẽ nhớ được nhiều bit. Cỏc đường ra sẽ phần hoạt động theo xung nhịp Clock đưa đến đầu vào. Cú thể lấy đường ra ở từng tầng FF (gọi là cỏc đường ra song song) hay ở tầng cuối (đường ra nối tiếp). Như vậy mạch cú thể ghi lại dữ liệu (nhớ) và dịch chuyển nú (truyền) nờn mạch được gọi là ghi dịch. Ghi dịch cũng cú rất nhiều ứng dụng đặc biệt trong mỏy tớnh, như chớnh cỏi tờn của nú: lưu trữ dữ liệu và dịch chuyển dữ liệu chỉ là ứng dụng nổi bật nhất. 3.6.2. Cấu tạo Ghi dịch cú thể được xõy dựng từ cỏc FF khỏc nhau và cỏch mắc cũng khỏc nhau nhưng thường dựng FF D, chỳng được tớch hợp sẵn trong 1 IC gồm nhiều FF (tạo nờn ghi dịch n bit). Hóy xem cấu tạo của 1 ghi dịch cơ bản 4 bit dựng FF D 0Q 0Q 0D 1D 2D 3D1Q 2Q 3Q 1Q 2Q 3Q SET SET SET SET CLR CLR CLR CLR CLR CLK 0C 1C 2C 3CFF0 FF1 FF2 FF3 Data input Data output 79 Hỡnh 3.27: Ghi dịch 4 bit cơ bản 3.6.2. Hoạt động Thanh ghi, trước hết được xoỏ (ỏp xung CLEAR) để đặt cỏc đường ra về 0. Dữ liệu cần dịch chuyển được đưa vào đường D của tầng FF đầu tiờn (FF0). Ở mỗi xung kớch lờn của xung clock, sẽ cú 1 bit được dịch chuyển từ trỏi sang phải, nối tiếp từ tầng này qua tầng khỏc và đưa ra ở đường Q của tầng sau cựng (FF3). Giả sử dữ liệu đưa vào là 1001, sau 4 xung clock thỡ ta lấy ra bit LSB, sau 7 xung clock ta lấy ra bit MSB. Nếu tiếp tục cú xung clock và khụng đưa thờm dữ liệu vào thỡ đường ra chỉ cũn là 0 (cỏc FF đó reset: đặt lại về 0 hết. Do đú ta phải ghim dữ liệu lại. Một cỏch làm là sử dụng 2 cổng AND, 1 cổng OR và 1 cổng NOT như hỡnh dưới đõy. Hỡnh 3.28: Cho phộp chốt dữ liệu trước khi dịch ra ngoài Dữ liệu được đưa vào thanh ghi khi đường điều khiển R/W control ở mức cao (Write). Dữ liệu chỉ được đưa ra ngoài khi đường điều khiển ở mức thấp (Read). 3.6.3. Một số bộ ghi dịch thụng dụng 3.6.3.1. Bộ ghi dịch vào nối tiếp ra song song Dữ liệu sẽ được lấy ra ở 4 đường Q của 4 tầng FF, vỡ chung nhịp clock nờn dữ liệu được lấy ra cựng lỳc. 0Q 0Q 0D 1D 2D 3D1Q 2Q 3Q 1Q 2Q 3Q SET SET SET SET CLR CLR CLR CLR CLR CLK 0C 1C 2C 3CFF0 FF1 FF2 FF3 Data input 0Q 1Q 2Q 3Q 80 Hỡnh 3.29: Mạch ghi dịch vào nối tiếp ra song song Bảng dưới đõy cho thấy làm như thế nào dữ liệu được đưa tới đường ra 4 tầng FF 3.6.3.2. Bộ ghi dịch vào song song ra nối tiếp Bõy giờ muốn đưa dữ liệu vào song song (cũn gọi là nạp song song) ta cú thể tận dụng đường vào khụng đồng bộ Pr và Cl của cỏc FF để nạp dữ liệu cựng một lỳc vào cỏc F. Mạch hoạt động bỡnh thường khi nạp song song ở thấp như đó núi. Khi nạp song song WRITE = 1 cho phộp nạp ABCD được đưa vào Pr và Cl đặt và xoỏ để Q0 = A, Q1 = B, Xung ck và đường vào nổi tiếp khụng cú tỏc dụng (vỡ sử dụng đường khụng đồng bộ Pr và Cl) Một cỏch khỏc khụng sử dụng chõn Pr và Cl được minh hoạ như hỡnh dưới đõy.Cỏc cổng nand được thờm vào để nạp cỏc bit thấp D1, D2, D3. Đường WRITE/SHIFT dựng để cho phộp nạp (ở mức thấp) và cho phộp dịch (ở mức cao). Dữ liệu nạp và dịch vẫn được thực hiện đồng bộ như cỏc mạch trước. H3.2.4b Mạch ghi dịch nạp song song ra nối tiếp Với mạch hỡnh 3.2.4b đường ra dữ liệu là nối tiếp, ta cũng cú thể lấy ra dữ liệu song song như ở hỡnh 3.2.5, Cấu trỳc mạch khụng khỏc so với ở trờn. Dữ liệu được đưa vào cựng lỳc và cũng lấy ra cựng lỳc (mạch như là tầng đệm và hoạt động khi cú xung ck tỏc động lờn. 81 Hỡnh 3.2.5 Mạch ghi dịch vào song song ra song song Ghi dịch 2 chiều Như đó thấy, cỏc mạch ghi dịch núi ở những phần trờn đều đưa dữ liệu ra bờn phải nờn chỳng thuộc loại ghi dịch phải. Để cú thể dịch chuyển dữ liệu ngược trở lại (dịch trỏi) ta chỉ việc cho dữ liệu vào đường D của tầng cuối cựng, đường ra Q được đưa tới tầng kế tiếp, . Dữ liệu lấy ra ở tầng đầu. Để dịch chuyển cả 2 chiều, cú thể nối mạch như hỡnh dưới đõy: Hỡnh 3.2.6 Mạch ghi dịch cho phộp dịch chuyển cả 2 chiều Với mạch trờn, cỏc cổng NAND và đường cho phộp dịch chuyển dữ liệu trỏi hay phải. Bảng dưới đõy minh hoạ cho mạch trờn: dữ liệu sẽ dịch phải 4 lần rồi dịch trỏi 4 lần. Để ý là thứ tự 4 bit ra bị đảo ngược lại so với chỳng ở trờn. 82 Hỡnh 3.22: Sơ đồ bộ ghi dịch đầu vào nối tiếp Trigơ JK nối kiểu Trigơ D - Khi lệnh ghi nhận trị "1" thông tin nhị phân D0  D7 đ-ợc ghi vào các trigơ D (F0  F7), kết thúc lệnh ghi (nhận trị "0") thông tin nhị phân đ-ợc l-u trữ trong đó. Khi có lệnh đọc (G nhận trị "1") các cổng 3 trạng thái đ-ợc mở, thông tin nhị phân đ-ợc gửi tới địa chỉ cần nhận Các thao tác ghi - đọc đ-ợc thực hiện đồng thời với cả 8 bit thông tin. Ngoài ra ng-ời ta còn kết hợp ph-ơng pháp nối tiếp và song song trong một bộ ghi dịch để sử dụng linh hoạt các -u thế của mỗi cách đồng thời tạo khả năng chuyển từ một dãy thông tin nối tiếp thành dạng song song hoặc ng-ợc lại. Hình 4 đ-a ra cấu trúc một bộ ghi dịch 4 bit kiểu này, sử dụng 4 trigơ D kết hợp với các cổng logic phụ.