Bài giảng Kỹ thuật đo lường điện-điện tử - Lưu Thế Vinh (Phần 1)

b = 0,637 Im (2-31) + - C1 - + Rs R1 +V -V Vi Rg Dòng qua máy đo Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 58 - Hình 2-32. Bộ đổi điện áp thành dòng điện với bộ chỉnh lưu toàn sóng chính xác. 3.6.3. Vôn kế tách sóng hiệu dụng. Để đo trị hiệu dụng của điện áp tín hiệu, sử dụng các mạch tách sóng hiệu dụng. Ta có, trị hiệu dụng của điện áp tính theo công thức: ∫= T dttu T U 0 2 )(1 (2-32) Mạch phải thực hiện 3 chức năng: bình phương, lấy trung bình và khai căn. Muốn vậy phải có các phần tử sau: – Phần tử tách sóng có đặc tuyến bậc 2 để làm thuật toán bình phương; – Phần tử lọc để lấy trị trung bình; – Phần tử thực hiện phép khai căn. Nói chung, phương trình biểu thị dạng đặc tuyến của phần tử tách sóng có dạng: I = αu + βu2., (2-33) Nếu điện áp đo là điện áp biến đổi có chu kỳ nhưng có dạng phức tạp: , thì dòng tách sóng được xác định qua đặc tuyến Vôn-ampe là: ∑∞ = = 1 sin k mkk tkUu ω i = α (Um1sinωt + Um2 sin 2ωt + ... ) + β (Um1 sin ωt + Um2 sin 2ωt + ... )2; Thực hiện các biến đổi lượng giác cần thiết, ta có thể tách riêng thành phần một chiều. Để đo dòng này ta mắc một µA song song với một tụ điện. Dòng này bằng: ∑∞ = = 1 2 2 1 k ako UI β (2-34) Nếu thay .2 2UU & U U 2kkmk == ∑ Ta có: (2-35) 2UIo β= Như vậy, dòng tách sóng tỉ lệ với bình phương trị hiệu dụng của điện áp đo, nó không phụ thuộc vào dạng điện áp, do vậy vôn mét loại này có thể đo được các dạng điện áp khác nhau. Có nhiều phương pháp tách sóng hiệu dụng khác nhau: – Dùng hiệu ứng Hall; – Dùng mạch tạo hàm bậc 2 trên các mắt diode. a.Mạch tạo hàm bậc 2. Trên hình 2-33 là sơ đồ nguyên lý của mạch tạo hàm bậc 2 nhờ các mắt điện trở – diode. Mỗi mắt được cấu tạo từ một diode và một bộ phân áp bằng điện trở (hình 2-33, b). Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 59 - C Do Do D1 D2 D3 Ro R1 R2 R3 U1 U2 U3 R1c R2c R3c + - i1 i2 i3 i D1 R1 U1 R1c + - i1xu (t) U1 i1 xu a) b) c) xu oi Hình 2-33. Mach tách sóng hiệu dung dùng các mắt điện Để đơn giản, ta giả sử diode có điện trở thuận Rth = 0, và điện trở nghịch là Rng =∞. Như vậy sẽ không có dòng qua diode khi điện áp đặt lên nó nhỏ hơn điện áp khoá của diode (hình 2-33, c). Các mắt diode được mắc nối tiếp với nhau bằng các mạch phân áp. Các điện trở được bố trí sao cho trị số điện áp khóa của diode sau lớn hơn trị số điện áp khóa của diode đứng trước nó: U1 < U2 < U3 < ...; Hoạt động của mạch như sau: Khi điện áp vào Ux(t) < U1, các diode D1, D2 và D3 bị khóa. Dòng điện qua mạch R0 và đồng hồ đo là i0. Khi U1 < Ux(t) < U2 , diode D1 mở, các diode D2 và D3 khóa. Dòng qua đồng hồ đo là i0 + i1. Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 60 - i0 i1 U1 Ux i2 i3 U2 U3 Ux Ux Ux Ux i∑ i0 i0 + i1 i0 + i1+ i2 i0 + i1+ i2 + i3 Hình 2-34. Đặc tính vôn-ampe của mạch tạo hàm bậc hai trên các mắt diode Khi U2 < Ux(t) < U3 , các diode D1, D2 mở, D3 khóa. Dòng qua mạch đồng hồ là bây giờ là i0 + i1 + i2. Khi U3 < Ux(t) , các diode D1, D2 và D3 đều dẫn. Dòng tổng cộng qua mạch đồng hồ sẽ là i0 + i1 + i2 + i3. Kết quả đặc tính vôn – ampe của mạch biến đổi sẽ có dạng gần đúng như một nửa parabol (hình 2-34). Nếu số mắt điện trở - diode càng nhiều thì đặc tuyến của mạch càng gần đúng bậc hai. Các vôn mét điện tử có mạch tách sóng dùng đặc tuyến bậc hai trên cơ sở các mắt diode – điện trở như đã trình bày là B3-6, B3-18. b.Mạch lấy trị trung bình. Sử dụng mạch lọc RC đơn giản (hình 2-35, a) hoặc dùng kết hợp mạch khuếch đại thuật toán (hình 2-35, b). C + - C R i oV o V Vi R2 R1 V a) b) Hình 2-35 Đối với sơ đồ hình 2-35, a ta có: RCj Cj R Cj V V i o ω ω ω +=+ = 1 1 1 1 (2-36) Đối với sơ đồ hình 2-35, b: 21 2 1 2 1 1- 1// - CRJR R R Cj R V V i o ω ω +⋅== (2-37) Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 61 - c) Mạch khai căn. Mắc một mạch nhân trong vòng hồi tiếp của một mạch khuếch đại ta sẽ được điện áp lối ra là căn bậc 2 của điện áp lối vào (hình 2-36). + - + -oV iV R R o R i R V V a) b) Hình 2-36. Mạch khai căn Đối với hình 2-36, a ta có: A VVAVV iooi −=⇒−= (2-38) Đối với sơ đồ hình 2-36, b thì: A V VAVV iooi =⇒= (2-39) § 4. ĐO ĐIỆN ÁP BẰNG CÁC VÔN MÉT SỐ 4.1. Khái niệm chung. Trong các vôn mét hiện số, kết quả đo được chỉ thị bằng số trên mặt của đồng hồ đo bằng một trong các bộ chỉ thị đã nói đến trong chương 1. Sơ đồ cấu trúc của một vôn mét số như hình 2-37. Thiết bị vào Điều khiển ADC Đếm Giải õ Chỉ thị ux Hình 2-37. Sơ đồ cấu trúc của một vôn Thiết bị vào chứa bộ suy giảm, bộ chuyển mạch chọn thang đo, chọn dạng điện áp đo: DC hay AC. Nếu là thang đo điện áp xoay chiều thì mạch chứa cả phần tách sóng. ADC (Analog to Digital Converter) – Khối chức năng thực hiện biến đổi điện áp tương tự lối vào sang dạng số. Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 62 - Điện áp lối ra ADC là dạng mã số được đưa vào bộ đếm, kết quả đếm sẽ được đưa qua khối giải mã và đưa ra chỉ thị. Hoạt động của các khối chức năng được điều khiển nhờ khối điều khiển chung. Phần chức năng quan trọng nhất của vôn kế số là khối biến đổi ADC. Có nhiều phương pháp thực hiện chức năng trên, tuy nhiên trong các vôn kế thường sử dụng các phương pháp sau: – Phương pháp biến đổi điện áp sang tần số (V/F); – Phương pháp biến đổi điện áp sang khoảng thời gian (V/T); – Phương pháp xấp xỉ gần đúng liên tiếp. 4.2. Phương pháp biến đổi điện áp sang tần số. 4.2.1. Nguyên tắc. Điện áp cần đo được biến đổi sang tần số theo quan hệ bậc nhất f = αVi (2-40 Sau đó đo trị trung bình của tần số trong một khoảng thời gian xác định ∫ == T otb VfdtT f 0 1 α (2-41) 4.2.2. Sơ đồ nguyên lý Sơ đồ nguyên lý của một vôn kế số thực hiện theo nguyên tắc biến đổi V/F chỉ ra trên hình 2-38. ĐIỀU KHIỂN V/F Đếm Chốt G. mã Ch. thị Vi Đếm xóa Hình 2-38. Điện áp cần đo Vi được biến đổi sang tần số fx, sau đó fx được đo bằng cách đếm số xung trong một khoảng thời gian xác định. Xung đi vào bộ đếm được điều khiển bởi sự đóng mở của cửa chọn xung AND. Cửa AND chỉ cho xung nhịp qua trong khoảng thời gian tồn tại của xung điều khiển. Giả sử độ rộng xung điều khiển là τ; chu kỳ của xung clock là Tx; Số xung đi vào bộ đếm trong khoảng thời gian mở cửa là N. Như vậy ta có: N Tx = τ , hay Tx = τ / N ⇒ fx = N/ τ. Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 63 - Nếu chọn τ = 1s thì fx = N. Số đếm được đưa qua mạch chốt sau đó đưa qua mạch giải mã và chỉ thị. Hết thời gian mở cửa, bộ điều khiển phát xung xóa kết quả ở bộ đếm, và bộ đếm lại chuẩn bị chu kỳ mới. 4.2.3. Bộ biến đổi điện áp sang tần số (V/F) . Điện áp cần đo được biến đổi thành một dãy xung có chu kỳ lặp lại tỉ lệ với điện áp đo. Sơ đồ nguyên lý của bộ biến đổi điện áp sang tần số (V/F) như hình 2-39 C R R SW + - + - 2V Vi ĐO V V1 3U1 U2 Io Hình 2-39. Mạch biến đổi V/F Hoạt động của mạch như sau: Giả sử thế lối vào Vi >0, Thế lối ra mạch tích phân trên U1 sẽ là: RC tV dtV RC V i t i 1 0 1 −=−= ∫ (2-41) V1 < 0, thế đi xuống, khi đi qua 0 mạch so sánh trên U2 phát hiện lật trạng thái từ 0 lên 1 kích mạch đơn ổn phát xung độ rộng t0. Xung này đóng cửa nguồn dòng Io. Nguồn dòng được thiết kế với điều kiện I0 > Vi / R. Lúc này thế lối ra mạch tích phân sẽ là: 0 01 >−= C tV C tI V i (2-42) V1 >0, Thế lối ra mạch tích phân sẽ đi lên trong khoảng thời gian t0. Hết thời gian t0, nguồn dòng bị cắt (chuyển mạch SW bị hở mạch ), và thế lối ra mạch tích phân lại đi xuống trong khoảng thời gian t1. Khi qua 0 mạch so sánh lại lật trạng thái và kích mạch đơn ổn phát xung đóng cửa nguồn dòng, tiếp tục chu kỳ tiếp theo. Như vậy ta có: RC tV RC tV C tI ii 1000 =− )( Rt I T V ; C tI RC ttV xi i 00 0001 =⇒=+ Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 64 - iix i x VVRtI fhay V RtI T α === 00 00 1; (2-43) Giản đồ thời gian mô tả chế độ công tác của mạch như hình 2-40 V1 t1 t0 Tx t1 t0 t1 V2 V3 Hình 2-40 –Nhận xét: Sơ đồ vừa khảo sát chỉ đo được điện áp một dấu (+) hoặc (–). Để đo được điện áp hai dấu ta phải mắc thêm mạch lấy trị tuyệt đối để cho ra điện áp dương, đồng thời đưa qua mạch so sánh để chỉ thị dấu (+) hoặc (–). Sơ đồ cấu trúc của máy đo điện áp hai dấu như hình 2-41. + - K.đại - + SS Lấy V / F Đếm G. mã Ch. thị Vi Hình 2-41. Các linh kiện sử dụng cho sơ đồ có thể dùng: – Mạch đếm: dùng IC 7490 – đếm thập phân không đồng bộ; – Mạch chốt: dùng IC 7475 – 4 chốt loại D; – Mạch giải mã: dùng IC 7446, 7447 – giải mã từ BCD – 7 đoạn; IC 7441, 7442 – giải mã từ BCD – tích phân lái đèn NIXIE. 4.2.4. Phân tích khả năng chống nhiễu của sơ đồ. Mạch biến đổi V/F có khả năng chống nhiễu tốt đối với nhiễu có chu kỳ. Khả năng chống nhiễu của sơ đồ được xác định từ biểu thức định nghĩa: N SQ Nhiễu hiệuTín = (2-44) Giả sử điện áp một chiều cần đo V0 bị can nhiễu có chu kỳ: Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 65 - vn = Vn cos 2πfn t Như vậy điện áp đưa vào mạch đo sẽ có dạng: Vi = V0 + Vncos 2πfn t Sau khi qua mạch biến đổi V/F, số đếm ở bộ đếm là: Nx = fx T = α Vi Số đếm trung bình trong một chu kỳ là: ∫∫ == T i T x dtVT dtN T n 00 1 α Tf T V VtdtfVdtV T n n n T T nn ⋅+=⎥⎦ ⎤⎢⎣ ⎡ += ∫ ∫ πααπα 2sin2cos 0 0 0 0 (2-45) Từ biểu thức (2-45) ta có: 0VS α= – Tín hiệu cần đo; Tf T V N n n ⋅= πα 2sin – Can nhiễu Độ chống nhiễu của sơ đồ; Tf T V V N SQ n n πα α 2sin 0== (2-46) Muốn Q → ∞ thì sin 2πfn.T → 0, tức là ta có 2πfn.T = 2kπ; (k nguyên) T = k/fn = k Tn (2-47) Như vậy, nếu chọn thời gian mở cửa chọn xung, tức chu kỳ đếm xung bằng một số nguyên lần chu kỳ nhiễu ta có thể loại bỏ được hoàn toàn nhiễu có chu kỳ. 4.2.5. Đo điện áp 2 dấu nhờ bộ đếm lên xuống. Sơ đồ nguyên lý mạch đo chỉ ra trên hình 2-42. ĐIỀU KHIỂN V/F Đếm lên xuống Ghi Fát giác 0 Vi 2 1 + G. mã, chỉ thị Vo - chuẩn K Hình 2-42. Đo điện áp 2 dấu nhờ bộ đếm lên xuống. Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 66 - Mạch trên cho phép đo điện áp có dấu (+) hoặc dấu (-). Giả sử ban đầu bộ điều khiển đóng khóa K ở vị trí 1. Thế vào mạch biến đổi V/F là V0, tần số lối ra tương ứng là f0. Xung vào bộ đếm trong khoảng thời gian mở cửa τ. Bộ đếm thực hiện đếm lên trong khoảng thời gian τ. Kết quả đếm đưa qua mạch ghi trong thời gian τ là N = f0 τ. Hết thời gian τ, bộ điều khiển đảo mạch khóa K sang vị trí 2. Lúc này thế vào mạch biến đổi V/F sẽ là: Vi + V0 > V0 nếu Vi > 0 Vi + V0 < V0 nếu Vi < 0. Nếu Vi > 0, tần số lối ra của mạch biến đổi V/F là: f = f0 + ∆f Nếu Vi < 0, tần số lối ra của mạch biến đổi V/F là: f = f0 – ∆f, Trong đó ∆f = α⏐Vi⏐. Bộ đếm thực hiện đếm xuống. Nếu Vi < 0, số chứa trong bộ đếm sẽ qua 0 và mạch phát giác 0 sẽ phát hiện để cho chỉ thị dấu (–). Hết thời gian đếm xuống kết quả trong bộ nhớ sẽ là ∆f. 4.3. Phương pháp biến đổi điện áp sang khoảng thời gian (V-T). 4.3.1. Phương pháp tạo hàm dốc. a.Nguyên tắc. Điện áp cần đo được biến đổi thành khoảng thời gian tương đương. Đo khoảng thời gian này bằng cách đếm số xung đồng hồ đã biết chính xác tần số. b.Sơ đồ cấu trúc.. Sơ đồ cấu trúc của một vôn kế số sử dụng phương pháp biến đổi điện áp sang khoảng thời gian chỉ ra trên hình 2-43. + - + - Mạch vào FF Đếm Chốt G. mã Chỉ thị Clock ĐIỀU KHIỂN OSC răng cưa SS1 SS2 Vi Hình 2-43. Vôn kế dùng phương pháp biến đổi V-T c) Hoạt động. Bộ so sánh 1 (SS1) dùng để so sánh điện áp vào Vi với điện áp răng cưa từ bộ tạo áp răng cưa đưa tới. So sánh 2 (SS2) dùng để so sánh điện áp răng cưa với mức 0. Phép đo được thực hiện theo chu trình. Đầu mỗi chu trình lối ra của 2 bộ so sánh đều ở mức “0”. Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 67 - Giả sử điện áp vào Vi > 0 và điện áp răng cưa đi từ (-) sang (+) (hình 2-44, a). Khi điện áp răng cưa đi qua 0, mạch SS2 phát hiện đảo trạng thái lối ra lên “1”, (hình 2-44, b) kích Flip-Flop FF đảo trạng thái lối ra từ “0” lên “1” (hình 2-44, d) mở cửa AND để xung đếm từ bộ tạo xung clock đi vào bộ đếm. Thế răng cưa tiếp tục đi lên. Khi thế răng cưa bằng Vi mạch SS1 lật trạng thái lối ra lên “1” (hình 2-44, c) và tác động vào FF đảo trạng thái lối ra từ “1” về “0” (hình 2-44, d) kết thúc xung điều khiển đóng cửa chọn xung đi vào bộ đếm. Như vậy sau 2 lần đổi trạng thái của FF có một xung dương độ rộng τ mở cửa AND. V t Vi SS2 SS1 FF Xung clock Xung đếm m t t t t t a) b) c) d) e) f) Hình 2-44. Giản đồ thời gian minh họa hoạt động của vôn kế dùng biến đổi V-T Ta có: Vi = τ tg β = τ.c Trong đó c = tg β là tốc độ biến thiên của điện áp răng cưa. Gọi m là số xung đếm được, Tc là chu kỳ của xung đồng hồ thì: τ = m. Tc = m / Fc Từ đó: ii C C i kVVc F m F mcV =⋅=⇒= (2-48) Trong đó c F k C= = const. Thường thiết kế với k = 10n (n = 0,1,2,3,) để thay đổi tầm đo của máy. 4.3..2. Phương pháp tích phân 2 sườn dốc (dual slope intergrator) . Để đo điện áp 2 dấu thường sử dụng mạch tạo hàm 2 sườn độ dốc trên cơ sở mạch tích phân Miller (hình 2-45) Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 68 - Mạch tích phân Miller được thực hiện trên cơ sở khuếch đại thuật toán A1, điện trở R1 và tụ C1. Điện áp lối của mạch tích phân biến đổi theo hệ thức: ∫−= 011 1 dtV СR V io (2-49) Hình dạng của sóng ra và sóng vào như trên hình 2-45. Hình 2-45. Mạch tích phân Miller R1 C1 R2 + - oV +V -V A1iV Mạch tích phân Miller là cơ sở của mạch tích phân 2 sườn dốc (dual slope intergrator), mà sơ đồ nguyên lý trình bày trên hình 2-46. Hình 2-46. Mạch tích phân 2 sườn dốc trên cơ sở tích phân Miller + - Q1 R1 R4 R3 Dz R2 C1 R5 Q2 + - R6 + - A1 -V +V -V A3 +V A2 Vi IR Ii -V -V +V Tích phân Miller Zero crossing detector Lối vào ĐK Mạch lặp áp Nguồn dòng V1 V2 V3 VĐK Điện áp cần đo Vi qua mạch lặp áp trên A1 để tạo trở kháng vào lớn, qua chuyển mạch FET Q1 tới đầu vào mạch tích phân Miller. Thế lối ra của mạch tích phân được giám sát bởi mạch dò 0 (zero crossing detector) trên A3. Thế lối ra mạch Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 69 - dò 0 điều khiển FET Q2 của mạch tích phân. Khi đầu ra của bộ dò 0 ở mức cao, Q2 đóng ngắn mạch tụ C1. Khi đầu ra bộ dò 0 ở mức thấp Q2 ngắt, tụ C1 được nạp. FET Q1 được điều khiển từ xung nhịp bên ngoài lấy từ bộ tạo gốc thời gian. Khi xung điều khiển âm, Q1 ngắt, cách ly thế lối vào với mạch đo. Trong thời gian này nguồn dòng ổn IR đổ qua R5 : 543 RRR VI zR ++−= (2-50) Dòng này có xu hướng nạp cho tụ C1 với điện tích dương ở bản bên phải, điện tích âm bên trái. Thế lối ra mạch tích phân tăng tới mức đất, bộ dò 0 phát hiện đưa thế lối ra lên cao đóng khóa Q2 ngắn mạch tụ C1. Khi đó thế lối ra mạch tích phân giữ ở mức đất (0V). Khi có xung điều khiển dương, Q1 dẫn thông bão hòa nối mạch đo với thế lối vào Vi. Dòng đổ qua R5 lúc này là: 5R V I ii = (2-51) Thế lối ra mạch tích phân bây giờ giảm theo chiều âm, thế ra mạch dò 0 âm ngắt khóa Q2 cho phép tụ C1 nạp. Khi có xung điều khiển âm, Q1 ngắt, và dòng chuẩn IR lại nạp ngược cho tụ C1 (C1 phóng với dòng IR). Thế lối ra mạch tích phân lại tăng theo chiều dương cho tới khi đạt mức đất. Khi tới 0, bộ dò 0 phát hiện tạo xung đóng Q2 và ngắn mạch tụ C1. Thời gian t2 để xung răng cưa đạt tới mức đất tỷ lệ với Vi. Khoảng thời gian này được đo bằng cách khởi động mạch dếm. Giản đồ xung minh họa nguyên tắc làm việc của mạch như hình 2-47. Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 70 - t1 t2 Q 1 on, Q 2 off Q 1 off, Q 2 on V Đ K V clock V 2 V 3 X ung m ơ û cư ûa bo ä đe ám Hình 2-47 Một trong những ưu điểm quan trọng nhất của mạch tích phân 2 sườn dốc là độ trôi nhỏ của tần số chuẩn hầu như không ảnh hưởng tới độ chính xác của phép đo. Trên hình 2-48 là sơ đồ khối của một vôn kế số theo nguyên lý tích phân 2 sườn dốc. Hoạt động của mạch như sau: Ở trạng thái ban đầu bộ điều khiển xóa kết quả ở bộ đếm và trạng thái các Flip flop, khóa K2 bật sang vị trí nối với Vx, khóa K3 hở. Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 71 - Các mạch so sánh SS1 và SS2 để phân biệt dấu của điện áp đo Vx và đưa tới bộ chỉ thỉ thị dấu. + - + - R1 CR R R + - + - SS1 SS2 Đ. KHIỂN ĐẾM Vi phân Clock FF2 -V Vx FF1 + - K3 K2 K1 R VR RV 1V Ghi Giải mã, Chỉ thị Hình 2-48. Vôn kế số với mạch tích phân hai sườn dốc. Ta có, thế lối ra mạch tích phân: ∫ −=−= 1 0 1 1 1 t x x RC tV dtV RC V (2-52) Nếu Vx > 0, V1 < 0, thế lối ra mạch tích phân đi xuống (hình 2-49, a), bộ đếm sẽ đếm xuống trong khoảng thời gian t1, khi hết thời gian t1 bộ điều khiển tạo xung kích FF1 đổi trạng thái chuyển khóa K2 xuống dưới nối với K1 lúc đó đang ở vị trí nối với -VR. Thế –VR đưa vào mạch tích phân trong khoảng thời gian t2. Thế ra mạch tích phân lúc này là: ∫ =−−= 2 0 2' 1 1 t R R RC tVdtV RC V (2-53) V’1 >0, thế ra mạch tích phân tăng về phía dương trong khoảng thời gian t2. Bộ đếm thực hiện đếm lên. Khi thế lối ra mạch tích phân qua zero, FF2 lật trạng thái, đóng cửa AND cấm xung đếm vào bộ đếm, kết thúc một chu trình đo. Cuối thời gian t2 khóa K3 đóng, tụ C xả để chuẩn bị cho lần đo kế tiếp. Ta có, thời gian t1 để bộ đếm đếm xuống là: t1 = kN1, trong đó N1 là số đếm trong bộ đếm. Khi hết thời gian t1, thế lối ra mạch tích phân là: Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 72 - RC tV V x 11 −= (2-54) Trong thời gian t2, thế lối ra mạch tích phân đi từ RC tVx 1− về 0 (hình 2-49). Do đó ta có: R x R xxR V kNV t V V t RC tV RC tV 1 12 12 −=−=⇒−= ; Với t2 = kN2 Từ đó: 12 NV V N R x−= . (2-55) Như vậy, kết quả chứa trong bộ đếm cuối thời gian t2 tỉ lệ với Vx. Giá trị này chỉ phụ thuộc vào điện áp chuẩn VR mà không phụ thuộc vào tần số của xung nhịp, độ chính xác của mạch tích phân và mạch so sánh. t1 t2 t t1 t2 V1 V1 0 0 t RC tVx 1− RC tVR 2 RC tVR 2RC tVx 1− Vx > 0 Vx < 0 a) b) Hình 2-49. Nếu Vx < 0, quá trình xảy ra tương tự, nhưng theo chiều ngược lại. Giản đồ thời gian minh họa trên hình 2-49, b. – Nhận xét. – Phương pháp tích phân 2 độ dốc cũng là phương pháp lấy trị trung bình theo chu kỳ, do đó loại trừ được nhiễu có chu kỳ. – Có thể sử dụng phương pháp trên để đo tỷ số 2 điện áp Vx và Vy (hai điện áp phải khác dấu) theo hệ thức: 12 NV V N y x−= 4.3.3. Phương pháp tạo hàm bậc thang. Sơ đồ cấu trúc thể hiện nguyên lý của phương pháp trên hình 2-50, a và giản đồ thời gian chỉ ra trên hình 2-50, b. Hoạt động của mạch như sau: Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 73 - + - Ghi Giải mã, Chỉ thị ĐẾM Clock Đ. khiểnDAC i xóa Ghi V > 0 Vi a) b) SS Hình 2-50. Phương pháp tạo hàm bậc thang Ở trạng thái ban đầu thế lối ra của mạch DAC là 0V. Khi có điện áp lối vào Vi > 0, mạch so sánh SS đảo trạng thái đưa ngõ ra lên “1” mở cửa AND cho xung nhịp đi vào bộ đếm. Mỗi xung nhịp vào làm thế lối ra DAC tăng lên một bậc. Khi thế lối ra DAC bằng thế Vi mạch so sánh SS đảo trạng thái đưa lối ra về “0”, đóng cửa AND, kết thúc thời gian đếm. Xung đếm trong thời gian mở cửa τ được ghi và đưa sang giải mã, chỉ thị. Đến chu kỳ sau, bộ điều khiển phát xung xóa kết quả ở bộ đếm, nội dung chuyển qua DAC để reset lối ra về 0V. Mạch chuẩn bị để đo tiếp. § 5. BỘ ĐẾM ĐIỆN TỬ. 5.1. Hệ đếm nhị phân. Trong các dụng cụ đo chỉ thị số, đại lượng đo tương tự ở lối vào sau khi được biến đổi thành dạng mã số nhờ khối biến đổi ADC sẽ được đưa tới bộ đếm điện tử. Chức năng của bộ đếm là thực hiện việc đếm mã số đưa tới sau đó truyền dữ liệu qua khối giải mã và đưa ra chỉ thị. Trong các thiết bị số thường sử dụng hệ đêùm nhị phân (binary) vì cơ số 2 tiện dụng cho việc biểu diễn các trạng thái logic của mạch. Một số trong một hệ đếm bất kỳ có thể biểu diễn dưới dạng: i n mi i ZazN ∑+ −= =)( (2-56) Trong đó: Z – là cơ số đếm; ai – hệ số : 0 ÷ Z–1. Hay viết ở dạng khai triển sau: N = an, an-1, ... , a0 ; a-1 , a-2 , ... , a-m . Trong hệ đếm thập phân (decimal) ta có Z = 10, tương ứng với các cơ số: a = 0, 1, 2, 3, 4, 5, 6, 7,. 8, 9. Lưu Thế Vinh Khoa Vật Lý Kỹ Thuật Đo Lường Điện –Điện tử - 74 - Như vậy một số trong hệ đếm thập phân, chẳng hạn 1997,53 nếu biểu diễn theo công thức (2-56) sẽ là: 1997,53 = 1. 103 + 9. 102 + 9.101 + 7.100 + 5.10-5 + 3. 10-2 Trong hệ đếm nhị phân (binary), Z = 2, tương ứng với cơ số a = 0, 1. Biểu diễn số trong hệ nhị phân chỉ với 2 cơ số 0 hoặc 1. Ví dụ: số đếm nhị phân 1001.10 khi biểu diễn theo (2-56) sẽ cho kết quả: 1001.10 = 1. 23 + 0. 22 + 0. 21 + 1. 20 + 1. 2–1 + 0. 2–2 = 8 + 0 + 0 + 1 + 0,5 + 0,25 = 9,75 Ngoài ra còn có các hệ đếm bát phân (Octal - cơ số 8), hệ thập lục phân (Hecxa decimal - cơ số 16). So với các hệ đếm khác, hệ nhị phân có ưu điểm là cơ số của hệ đếm đặc biệt tiện lợi để biểu diễn các trạng thái logic trong điều khiển. Hai giá trị 0 và 1 ứng với 2 trạng thái ổn định của một triger, ứng với 2 trạng thái đối kháng dứt khoát trong kỹ thuật điều khiển đó là: đóng - mở; có – không; đúng – sai; trong – ngoài; trên – dưới; phải – trái; cao – thấp; xuôi – ngược; nóng – lạnh; vv.... Sự thay đổi trạng thái từ 0 lên 1 hay từ 1 về 0 thực hiện rất nhanh làm cho việc tính toán trong hệ nhị phân nhanh hơn trong các hệ đếm khác. Mặt khác các phần tử để xây dựng các chữ số không phức tạp (chỉ dùng 2 trạng thái). Điều đó làm cho thiết bị có độ tin cậy cao. Số các phần tử để cấu trúc các con số ở hệ nhị phân ít hơn so với hệ thập phân. Ví dụ, trong hệ thập phân để biểu diễn 2 ô thể hiện số 99 cần đến 2x10=20 phần tử. Trong hệ nhị phân đ