Thiết kế logic số (VLSI design) - Thiết kế các khối nhớ, máy trạng thái hữu hạn

9/23/20131/[email protected]ết kế logic số (VLSI design)Bộ môn KT Xung, số, [email protected]://sites.google.com/site/bmvixuly/thiet-ke-logic-so08/20129/23/20132/[email protected]ội dung: Thiết kế các khối nhớ, máy trạng thái hữu hạnThời lượng: 3 tiết bài giảngYêu cầu: Sinh viên có sự chuẩn bị sơ bộ trước nội dụng bài học.Mục đích, nội dung9/23/20133/[email protected]/23/20134/[email protected]ành phần gây trễ chủ chốt ?Decoder9/23/20135/[email protected] DECODERĐặc điểm: Tốc độ tỷ lệ thuận với dung lượng!!!Đánh giá tài nguyên và tốc độ decoder cấu trúc RAM 1D kích thước 8*8 = 64?Tài nguyên = (M*N)*log2(M*N) = 384cổng Độ trễ = log2(M.N) = 6 levelsNhiệm vụ, trỏ đúng địa chỉ ô nhớ cần truy cập!!!9/23/20136/[email protected] DECODERĐánh giá tài nguyên và tốc độ decoder cấu trúc RAM 2D kích thước 8*8?Tài nguyên = M*log2(M) + N*log2(N) + M*N = 112 cổng Độ trễ = 1 + Max (log2(N), log2(M) = 4 levels9/23/20137/[email protected] First In First OutỨng dụngƯu điểm so với RAM thông thường? - Đơn giản khi sử dụng (không có cổng địa chỉ)Nhược điểm ? - Khó thiết kế- Không truy cập được dữ liệu ngẫu nhiênKhối đệm truyền nhận Đồng bộ hóa các miền làm việc với clock khác nhau9/23/20138/[email protected] (Based on Dual Port RAM)9/23/20139/[email protected] OPERATONReset: RP = 0, WP = 0, dataCNT = 0WRITE: RP = RP, WP = WP + 1, dataCNT = dataCNT + 19/23/201310/[email protected]: RP = RP+1, WP = WP, dataCNT = dataCNT -1FIFO OPERATON9/23/201311/[email protected], WRITE: RP = RP+1, WP = WP +1, dataCNT = dataCNTFIFO OPERATON9/23/201312/[email protected]: RP = RP+1, WP = WP dataCNT = dataCNT - 1FIFO OPERATON9/23/201313/[email protected] – Last In First OutỨng dụngStack9/23/201314/[email protected] thức UART9/23/201315/[email protected] (simple)Mọi mạch dãy đều là một FSM9/23/201316/[email protected] structureKhối thiết kế UARTTrắc nghiệmCâu 1: Thành phần nào trong khối nhớ gây trễ chủ yếu?Các ô nhớKhối giải mã địa chỉ.Khối xử lý thông tin điều khiểnTrễ lớn nhất với thao tác đọc dữ liệ[email protected]ắc nghiệmCâu 2: Kiến trúc mảng nhớ dạng 2D, 3D có các ưu điểm là: Tăng tốc cho khối giải mã địa chỉGiảm kích thước tổng cho phần giải mã địa chỉGiúp cho các thao tác truy cập sẽ chính xác hơn.Giúp cho thao tác đọc dữ liệu không bị xung đột với thao tác ghi dữ liệ[email protected]ắc nghiệmCâu 3: Khối nhớ FIFO được xây dựng trên cơ sở các khối nhớ nào Khối ROMKhối RAMKhối RAM 2DKhối Dual-port [email protected]ắc nghiệmCâu 4: Bản chất của các khối điều khiển trong FIFO là gì?Khối trừ và khối dịchKhối nhớ (thanh ghi)Khối đếmKhối dịch các giá trị địa chỉ.Chương III: Thiết kế các khối số thông dụng [email protected]ắc nghiệmCâu 5: Máy trạng thái có vai trò gì trong khối thiết kế số?Là khối thiết kế bắt buộc trong mỗi khối thiết kế số.Thực thi vai trò là khối điều khiển trong khối thiết kếLà sơ đồ liệt kê các trạng thái và sự chuyển đổi trạng thái của một khối thiết kếLà khối mạch dãy trong thiết kế khối mạch số tuần tự.Chương III: Thiết kế các khối số thông dụng [email protected]